中文 英语

混合粘合的较暗一侧

这种方法提供了巨大的性能提升,但陷阱仍然存在。

人气

凭着半导体,它经常被认为是理所当然的事情,导致最大的头痛,并且当一些基本的变化时,这种问题被复合 - 例如使用旨在最大化性能的过程将两个芯片粘合在一起。

在点中的情况:CMP用于混合粘合中的线路金属化的后端。虽然这是一个成熟的过程,但它不易转换为混合粘合,焊盘更大,铜凹陷要求更严格。用于倒装芯片组件的现有接合器具有3微米或更好的对准精度。一个行业经验法则估计,债券垫需要比合金机的准确性大的五倍,以获得足够的收益率。无空隙键合需要浅且均匀的铜凹槽,但是CMP凹陷深度趋于随焊盘尺寸增加。在3微米以下的缩放混合粘合将需要改进的CMP工艺。

除此之外,CMP工艺还需要在键合层和底层金属层中优化图形密度效应。EV集团业务发展总监托马斯•乌尔曼(Thomas Uhrmann)指出,接触片通常集中在芯片的边缘,而芯片的其他区域是空白的。因此,为了实现均匀的CMP性能,可能需要虚拟垫。底层的互连结构也可能影响晶圆形状和晶圆应力。

无论衬垫大小如何,衬垫密度越高,就越容易出现键合空洞。Soon-Wook Kim和同事在Imec工作呈现在2020年IEEE电子元件和技术大会上,他解释说,如果一个孤立的衬垫突出,它可以将附近的电介质表面彼此隔开,从而创造一个空隙。但是,如果一个密集阵列中的垫凸出来,相邻的空隙就会合并,形成更大的间隙。

焊盘设计可以帮助补偿对准限制。IMEC的3D系统集成计划主任Eric Beyne解释说,一种方法在一个晶片上与另一个晶片上的小略微突出的铜垫与另一个较宽的,略微凹陷的铜焊盘相匹配。尺寸差异取决于粘合系统的覆盖公差。这种设计确保即使较小的焊盘未精确居中在目的地晶片上,仍然可以发生不重叠电介质的强键。另一种解决方案也展示由Imec设计,使用短的铜线而不是方形垫,一层的水平线与下一层的垂直线相匹配。不仅线不容易盘状,而且成功的结合可能发生,即使覆盖不匹配的“中心”移动相当大的线。

TEM杂交Cu / SiCN至Cu / SiCn键合。Top Cu pads是270nm, bottom是400nm和700nm间距。来源:Imec

图1:Cu/SiCN与Cu/SiCN的TEM杂化键合。Top Cu pads是270nm, bottom是400nm和700nm间距。来源:Imec

为了防止空隙和其他缺陷,混合粘接要求平整、干净的接触面。在晶片间的键合中,一种良好控制的CMP工艺可以提供这样的表面。之后,Xperi组通过DI水冲洗和等离子体处理完成目标晶圆的制备。该公司认为,在室温下铜氧化的风险被夸大了,因此不需要采取激进的清洁步骤来清除任何氧化物。

Xperi认为高温下的氧化是一个更严重的问题。出于这个原因,该公司最近专注于降低其工艺的温度要求报告200°C退火1小时。

UHRMANN表示,EV组的粘接过程室不设计用于沉积或蚀刻,但使用相对温和的等离子体来改变表面反应性。例如,当初始介电粘合步骤使用水将表面拉动并促进粘合,例如,表面处理寻求创建OH组,修改地下键合等。

单一的死亡并不干净
虽然晶片间的键合通常依赖于一个干净的起始表面,但作为异质整合方案一部分的混合键合则是另一回事。无论该过程是直接将单个芯片放在目标晶圆上,还是在目标晶圆上插入器或临时基板,挑战是相似的。

在芯片到晶圆(或插入器)粘合中,模具的分割是粘合界面处的空隙和其他缺陷的潜在巨大的颗粒和其他污染物的潜在巨大来源。发现XPERI组的所有失败都是由于粒子引起的空隙,而不是类似地形变异的CMP相关的缺陷。IMEC的研究人员正在研究等离子体切割,玻璃载体和替代保护层以改善缺陷。

谁来为这些买单?
混合键最具挑战性的问题之一是成本。这提出了一个问题,即它究竟适合在供应链的哪个位置。

芯片制造商,无论是代工厂还是idm,都把这种处理看作是晶圆厂生产线后端的延伸。贝恩说,相对于其他类型的包装,所涉及的设备更昂贵、更自动化,过程的清洁度要求也更严格。

另一方面,异构集成的关键参数之一是集成包可能包括来自多个不同公司的组件。系统集成商宁愿不依赖于特定的晶片Fab。同时,铸造件想要制造集成包装和所有组件芯片。

两种观点之间的紧张关系为sat打开了一个市场机会。然而,实际上利用这个机会并不容易。包装历来是一项低利润、低附加值的业务。异构包需要更昂贵的处理,但也增加了更多的价值。为了在经济上可行,制造它们的商店需要为自己捕获一些价值。如果没有它,混合键合很可能仍然是大批量、单一制造商组件的专有领域。

有关的
多芯片封装的粘接问题
分解解决了一些问题,但也产生了新的问题。
高级节点中的变异威胁,包增长
复杂的交互和更严格的公差会影响性能、功率和预期寿命。



2的评论

Ed Korczynski 说:

IC异构整合(HI)的优秀概述。关于模具清洁,请记住等离子体切割和保护性牺牲涂层被证明是“现成的”技术......而这种价值加入的成本必须受约束。所有这一切都会导致物料供应商,OEM和Osats的新的问题/机会!

Dev Gupta博士 说:

海滨凸起(50μm间距)的Cu - Sn TCB翻转芯片粘接,如海上Apac Houses所使用的是四分之一世纪的旧过程。它在23年前通过摩托罗拉半导体在AZ进行了大量组装(利用专有的专有设计的完全本质的机器人机器人线W /倒装芯片焊接器)的功率放大器模块,用于使用FC GaAs FETS(W /已经通过允许足够大的带宽进入网络的带宽来延续移动电话,同时仍然将包装成本低于先前的电线粘合版本!

并没有做太多根本性的改进来优化堆叠模具的技术。
一旦所有这些冠状病毒的无稽之谈得到控制,我们将披露为模具堆垛优化的下一代TCB,再次基于理论,而不是增量/表面工程。

应该延长TC FCB的寿命几年,直到混合FCB为HBM等做好准备。

发表评论


(注意:此名称将公开显示)