中文 英语

进入非易失性逻辑

技术离商业化还有很长的路要走,但它带来了一些有趣的新可能性。

受欢迎程度

正在进行研究基于铁电FET开发一种名为非易失性逻辑(NVL)的新型逻辑装置。

Fefet.一直是最近的行业会议的高兴趣的主题,但压倒性的焦点已经在记忆阵列中使用它们。然而,存储位单元只是可以存储状态的晶体管。可以在其他应用中利用。

“非易失性设备(如FEFET)将使许多应用程序能够成本有效地集成标准CMOS工艺,”架构高级总监SAGHEER AHMAD说Xilinx.。“非易失性逻辑可用于某些相同的应用程序,其中嵌入式FPGA在ASIC中使用。它还可以实现嵌入芯片中的安全性的有价值的定制,如信任根系安全。“

NVL是一个通用的概念,不局限于任何特定的技术。“在这种情况下,你要寻找的是一个机械开关的电子等效物,”Rob Aitken说,他是麻省理工学院研究团队的研究员和技术总监手臂。“你翻转它,然后它留下翻转。”

虽然能够在晶体管中存储逻辑状态的概念听起来很简单,但更困难的观察开始提出关于FeFET存储什么的问题。有很多关于如何使用这些晶体管的想法,其中一些甚至转向模拟领域。它们中有导致NVL的吗?

Fefet基础知识
FFET具有作为栅极的铁电材料(或除标准栅极)。这意味着该层(如果配置或编程正确)将具有电偶极子。根据方向,偶极子将从晶体管的固有阈值电压添加到或减去。


图。1:铁电材料将从内在晶体管阈值加入或减去,给出两个阈值选项。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

“你有这种能力在两种不同的阈值电压之间切换,”Cerfe实验室研究副总裁Lucian Shifren说。“这些阈值电压之间的差异是您的存储器窗口,”参考两个存储器状态之间的差异。

即使不得不考虑门槛是国外的设计师,习惯于摘要逻辑。作为Aitken所描述的,“[使用FFET for NVL]涉及处理与实际设备的一堆问题,如”它们正在运行的电压?他们的v是什么T?它是如何编程的?当您翻转信号时,为什么会翻转,但在关闭时它不会翻转?“”

挑战是从这种低级抽象恢复到逻辑级别 - 潜在的一个不同于我们今天的逻辑的方式不同。

使用简单:保存状态
NVL的一个明显应用是保存电路状态的快照。该快照将在uclowve下来,可能会更快地恢复,因为可以恢复状态而不是重新计算。

今天,这个角色由所谓的“气球闩锁”扮演。这些是电池(或其他源)外部供电的寄存器。通过装载气球寄存器,它们可以在电力损失中存活。这样做的明显成本是需要额外的电池,这需要定期更改(或充电)。NVL将使电池不必要,节省成本和简化系统维护随着时间的推移。

这也可以简化睡眠管理。“[系统]必须知道它将节省[睡着]的权力量是值得的,”Aitken解释说,参考将系统睡觉再次唤醒的典型开销。“如果你有这种其他方法,你可能会花很小的睡眠,并且可能节省一些能量。”

Fefet是否会给我们这一概念简单的能力?虽然它似乎很明显,具有存储器的晶体管能够存储其状态,但请注意,FEFET中编程的内容不是其输出状态:这是阈值。然后输出状态取决于输入和阈值。除非您具有阈值状态,否则未捕获该阈值状态,除非您具有输出的反馈电路并强制阈值改变,可以保证向上电时的输出状态。

进一步的分析表明,状态和阈值概念之间的紧张关系增加了一些复杂性。

玩两个门槛
在最简单的状态下,我们正在寻找可以具有两个阈值电压中的一个的晶体管。这可以使我们考虑逻辑的标准方式复杂化。

“即使设备理想地工作,您仍然必须重新思考您如何做大量逻辑,”Aitken指出。我们对逻辑的概念由布尔代数主导,它占据了两个状态 - 真假。标准逆变器通过测量信号是否高于或低于阈值来判断输入,给出必要的两个状态。

但是,如果我们可以拥有两个阈值中的一个,那么事情并不是那么清晰 - 它取决于阈值谎言的位置以及选择了什么信号电平。它有助于考虑两个逻辑制度:较高的逻辑制度和较低的逻辑制度。较高的假设较高T;较低的是较低的vT。对于这些中的每一个,我们都有一个逻辑高,逻辑低。这为我们提供了四个逻辑状态:高高(逻辑高,高V vT),低,低,低,低低。


图2:有四个逻辑电平,其中两个对应于低阈值状态,与其他两个对应于高阈值状态。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

在一个情况下,我们可以有两个具有重叠高和低输入范围的阈值 - 在我们习惯的方式上前往轨道。人们可以想象这被视为性能调整。对于不需要最高性能的操作,v更高T可以选择,在一定程度上减慢速度,同时降低泄漏电流。


图3:两个阈值足够接近,以至于它们的范围重叠。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

这可以动态地改变为活动突发,只要编程时间足够低即可使用。它就像实现动态电压/频率缩放(DVF)的另一种方式。“我可以拥有一个晶体管,晶体管会像疯了一样泄漏,或者我可以有一个透过漏洞的晶体管,并且具有较低的驱动电流,”Cerfe Labs的Shifren说。但这并不是一个真正逻辑函数。这是一个性能功能。

多级逻辑?
或者,可以分离逻辑电平,使得高低高于低高。对于这种情况,输入无法在所有情况下在轨道上运行,使电压产生复杂。这也可以用于性能调整,但它提出了关于是否有具有两个非重叠逻辑制度的实用性的问题。


图4:如果进一步分开,则两个阈值可以建立两个单独的高级和低级集,不重叠,有效地给出两个完全单独的操作系统。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

与重叠案例不同,在两个模式之一中操作,其中每个级别只有两个级别,这里可以使用四个级别运行。这使使用四元逻辑而不是二进制逻辑的可能性。因为范围不重叠,因此无噪声信号中没有模糊性。

输出怎么样?
完全如何与阈值交互,这是一个有趣的问题,但它提出了许多其他实际问题,而不是其中至少是标准或铁电栅极 - 将产生二进制输出。然而,我们正在用四个级别驾驶它。这在输入方面很好,但如果这将推动另一个类似的门,那么我们如何得出适当的输出电压?

我们再次有两种可能性。如果我们有重叠的范围,那么我们需要有一种方法来调整输出电平以符合其中一个模式。如果所有晶体管以相同的模式操作,则这有效地意味着换档所有输出。如果不同的晶体管可以具有不同的模式,则需要确保产生的输出电压符合下一个晶体管的输入电平。


图5:逆变器(这里示出为块,因为存在某些水平换档电路)必须产生用于下一阶段的适当电压。输入频带定义了非重叠案例中输入的范围。这可能使输出水平与输入电平不同。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

这将意味着以一种模式为输入操作的晶体管,但是可能产生不同模式的输出。因此,说整个晶体管运行的模式不太有意义。

此外,如果输出驱动不止一个晶体管,并且被驱动的晶体管不都处于相同的状态,那么每条线路上没有电平转换器(而不是简单地在逆变器的输出上),事情就变得没有意义。


图6:一个逆变器在不同模式下驱动两个不同的逆变器需要产生两组单独的输出。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

对于非重叠范围,使用四元逻辑,就不再是生成高位和低位平移版本的问题了。现在需要产生四个独立的电平之一,这对逆变器来说并不明显。在四元逻辑中,倒置的概念变得不清晰,因为没有“相反状态”的简单概念。

更复杂的逻辑变得更加复杂,表明这是一个有用的模式,将需要一个新的代数作为电路开发的支撑。这个新的代数可以通知一套用四个级别运营的全新的盖茨。这也许更符合未来的非易失性计算理论吗?

编程晶体管的状态怎么样?
最后,必须能够改变晶体管的状态。这意味着使用高或负电压脉冲有效地编程或擦除晶体管。这在输入信号上产生了对另一个两个电压电平的需求。

这些电压必须保持不达到正常逻辑,但仍然仍然仍然在芯片上的电压范围内。“即将介绍更高的逻辑电压的分钟,这意味着您必须具有更高的编程电压,”Shifren观察到。“你实际上可以有逻辑干扰问题。”

对于非重叠模型,这将意味着六种可能的电压可供选择 - 四个操作加上两个更换状态。可以存在分割栅极的方法并在不同的信号上具有编程电压,这将以额外的编程信号为代价简化逻辑信号。但必须仔细完成,以确保输入栅极物理地感受到由编程门改变的微畴。


图7:完整的系统可能需要多达六个级别:两个模式(总共四种),加上两个编程水平。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

改变状态的时间也很重要,这可能限制了这种重新编程的语义。如果重新配置非常慢,那么许多快速,反应变化是不可能的。改变状态必须作为某种整体重新配置的速度较慢。

如果可以快速完成状态更改,另一方面 - 根据普通逻辑延迟的顺序(例如,在今天的技术上几个纳秒),那么使用这可能会增加。然而,尚未建立任何事情可能有用的东西。

看了看这些细节,问题仍然存在:这是非易失性的逻辑吗?也许是有趣的逻辑。新的事情可能是可能的,但他们必须足够强大,以便额外的电路来管理所有级别。尽管如此,这使得这是人们认为它可能的逻辑不稳定的逻辑吗?

在对话中丢失的是,在所有这些情况下,我们存储的是阈值,而不是实际信号状态。将阈值解释为可以与电路的输出相关的状态来取得更多电路。否则,存储的是一个配置,不一定是实际状态。

征服数码设计
今天的设计师使用抽象来创造巨大的逻辑。在设计数字电路时,没有人必须通过阈值究竟思考。RTL和PDK摘要这些细节。挑战是这些细节是前面和中心的FFET。“我们在FEFET空间中寻找的是基本架构,允许您保持这种抽象,”Aitken说。

“你希望能够以某种方式隐藏所有讨厌的东西,”他继续。“在理想的设备中,它将隐藏在逻辑操作层下方。你说,'哦,这是这件事,这是一个NAND门或逆变器或其他东西。我希望它采取现有逻辑的状态。然后,当我关闭它时,我只是希望它留在那里。“这可能会在RTL中爆发我们现在所做的大量。”

第一个问题是我们是否真正处理了NVL。如果我们是,我们需要建立一套统一的抽象,允许设计人员快速,有效地实现这些新电路,以及实用电路所需的卷。

“理想情况下,我们想创造CMOS.就像没有时钟或重置信号的门,它们没有某种说‘存储/不存储’的功能,”艾特肯说。“实际上,我们可能做不到这一点。”

然后有些东西感觉更像是模拟
其他可能的用途来介入具有可编程阈值的晶体管。虽然他们不会落在非易失性逻辑类别下,但讨论以逻辑开始的讨论通常在这里最终开始。

是否可以通过铁电晶体管作为部件改善模拟功能的一般问题。虽然该问题绝不被解答,但有一些非常具体的事情可以想象与FEFET一起做。“如果FEFET工作,那么他们将使一堆迄今为止失败的模拟物品,”Aitken说。

一个用途可能是过滤有噪声的信号。可以想象通过调整晶体管的阈值来阻断信号的杂散部分。这可能是一种早期使电路个性化的方法,以很好地应对特定的环境,也可能是一个动态过程,随着噪音的出现和消失而进行调整。


图8:可以稍微动态调整阈值以考虑输入信号上的噪声。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

当然,实施并不清楚。反馈路径有多长?谁在做出决定,适应需要多长时间?所有这些都需要多少额外的晶体管?

另一种用途可以在堆叠FFET中,逐渐增加阈值,用作ADC生成温度计代码的东西。据推测,这些阈值的编程将是电源校准步骤而不是持续的动态过程(尽管后者是可能的)。


图9:阈值逐渐增加的多个晶体管理论上可以作为ADC。晶体管噪声范围内的电压在实际考虑时可能会引起问题。资料来源:Bryon Moyer/Sembeplay体育下载链接iconductor Engineering

这里的想法是,电压并联地呈现给多个FFET。该电压低于一些及更高版本的阈值。那里发生了那个休息,那么就会给出数字结果。

使用FEFET for.神经形态计算绝对被认为是一个有希望的想法。神经形式网络可以实现称为集成和火力电路的东西。事实上,重复,有限的编程尖峰可能会击中大门,逐渐改变阈值,使得这觉得它是集成的输入。究竟是什么构成“射击”仍然不清楚。

保持“非易失性逻辑”中的“逻辑”
FFET的可能性是令人着迷的。但是走太远,兔子洞,问题和并发症积累。很明显,我们今天认为许多概念需要一些重新思考。

似乎遗漏的是对NVL意味着什么的好评。计算在这种情况下是什么?例如,Shifren认为它会让我们远离一个冯诺米曼计算模型。

“我们已被困在冯·诺伊曼和二元挥发逻辑中45多年,包括真空管和BJT(双极连接晶体管),”他说。“这不仅仅是需要刷新的开关。它是顶部到底部。但是,没有交换机没有理由刷新。FEFET带来某种形式的NVL,但是那个NVL是什么?对于低功率有本质上的NVL?高性能更好吗?没人知道。”



发表评论


(注意:此名称将被公开显示)