中文 英语

一周审查:制造,测试


Chipmakers The U.S. Semiconductor Industry Association (SIA) and several chip executives have sent a joint letter to President Biden, urging the administration to include substantial funding for semiconductor manufacturing and research in the U.S. As reported, the share of global semiconductor manufacturing capacity in the U.S. has decreased from 37% in 1990 to 12% today. “Semiconductors pow...“ 阅读更多

DRAM对芯片安全的持久威胁


众所周知的DRAM漏洞,称为“Rowhammer”,它允许攻击者扰乱或控制系统,继续困扰芯片行业。解决了解决方案,并提出了新的问题,但主要攻击的潜力仍然存在。五年前首次发现,大部分努力消除了“罗汉姆”的威胁已经完成了不仅仅是减轻...“ 阅读更多

制造比特:2月2日


最近2020年国际电子设备会议(IEDM)的电容器DRAM,IMEC在新型电容器的DRAM单元架构上呈现了一篇论文。DRAM用于系统中的主内存,当今最先进的设备基于大约18nm至15nm的进程。DRAM的物理限制在10nm附近。DRAM本身基于一个晶体管,一个电容器......“ 阅读更多

新的晶体管结构为3nm / 2nm


几个铸造型基于下一代门 - 全周围晶体管继续开发新的进程,包括更多高级的高移动性版本,但将这些技术带入生产将是困难和昂贵的。英特尔,三星,台积电及其其他人正在为从今天的FinFET晶体管铺平到新的门 - 全面的基础场效应变换......“ 阅读更多

IMEC的持续扩展计划


在12月的IEDM,开幕式(技术上“全体会议1”)是IMEC的SRI SAMEVADAM。他的演讲是“走向原子渠道和解构筹码”。他介绍了IMEC对未来的半导体未来,摩尔法(缩放)和更多(先进的包装和多个死亡)。听到IMEC以来,他们总是有趣的......“ 阅读更多

混合粘合的较暗一侧


凭着半导体,它经常被认为是理所当然的事情,导致最大的头痛,并且当一些基本的变化时,这种问题被复合 - 例如使用旨在最大化性能的过程将两个芯片粘合在一起。在点中的情况:CMP用于混合粘合中的线路金属化的后端。虽然这是一个成熟的过程,但它不容易翻译......“ 阅读更多

AI和高Na EUV在3/2 / 1nm


beplay体育下载链接半导体工程坐落下来讨论光刻和光掩模与布莱恩卡斯沃思,技术卫生主任以及光伦基技术人员的杰出成员;HJL光刻校长Harry Levinson;Noriaki Nakayamada,Nuflare的高级技术专家;和D2S的首席执行官Aki Fujimura。以下是对话的摘录。vie ...“ 阅读更多

制造比特:11月25日


在即将到来的IEEE国际电子设备会议(IEDM),Samsung将在业界首款单芯片激光梁扫描仪上介绍一篇论文。(转到此链接,然后查找纸张7.2,“具有集成光源的单芯片束扫描仪,用于实时光检测和测距”J. Lee等,三星。)LIDAR或光成像,检测和测距,......“ 阅读更多

一周审查:制造,测试


Fab Tools PDF解决方案已纳入最终协议,以获取CIMetrix。根据“条款”,PDF将支付35000万美元的现金金额,即CIMetrix的资产负债表的现金净额,并根据其他收盘调整。随着举措,PDF将扩展到新市场。CIMETRIX是智能制造和工业4.0的设备连接产品的提供者。“ 阅读更多

欧盟挑战和未知数3nm及以下


芯片行业正在为3nm及以后的下一阶段准备极端紫外(EUV)光刻,但挑战和未知数继续堆积。在研发方面,供应商正在研究各种各样的新EUV技术,如扫描仪,抵抗和面具。这些是必须到达未来的流程节点的必要条件,但它们比当前的EUV Pro更复杂和昂贵......“ 阅读更多

←更老的帖子