中文 英语

新的晶体管结构为3nm / 2nm


几个铸造型基于下一代门 - 全周围晶体管继续开发新的进程,包括更多高级的高移动性版本,但将这些技术带入生产将是困难和昂贵的。英特尔,三星,台积电及其其他人正在为从今天的FinFET晶体管铺平到新的门 - 全面的基础场效应变换......“ 阅读更多

芯片结构完整性


一个新的挑战即将出现,它可能会对芯片设计产生一些有趣的结果——结构完整性。自从finfet和3D NAND问世以来,电子工程和机械工程之间的界限就变得模糊起来。在一些关于鳍片坍塌或断裂以及层间不同距离的最初报道之后,芯片制造商想出了如何做到这一点……“ 阅读更多

从FinFet到全面的门


当finfet在22纳米节点首次商业化时,它代表了我们制造晶体管(芯片“大脑”中的微小开关)方式的革命性变化。与以前的平面晶体管相比,三面与栅极接触的鳍片,提供了更好的控制鳍片内形成的沟道。“ 阅读更多

处理子阈值变化


芯片制造商正在推进亚阈值操作,以延长电池寿命和降低能源成本,这给设计团队带来了一系列新的挑战。虽然工艺和环境变化长期以来一直被关注的先进硅工艺节点,大多数设计操作在标准的“超阈值”制度。亚阈值设计,相反,有独特的变化…“ 阅读更多

生产力与复杂性保持同步


设计变得更大,更复杂,但设计时间缩短,但团队尺寸仍然是平坦的。这表明生产力是对每个人的复杂性保持速度吗?答案似乎是肯定的,因为现在是众多的原因。更多的设计和IP重用是使用越来越大的IP块和子系统。此外,该工具正在改进,而Mo ...“ 阅读更多

通过电子束检查发现缺陷


一些公司正在开发或运输下一代电子束检测系统,以减少先进逻辑和存储芯片的缺陷。供应商们在这些新的电子束检测系统中采用了两种方法。一种是更传统的方法,使用单束电子束系统。与此同时,其他公司正在开发新的多波束技术。这两种方法都有……“ 阅读更多

准备禁止物理效应


随着3D晶体管和封装技术的不断进步,在给定的“足迹”内可以实现更好的功率和性能,但同时也需要更多地关注密度增加和垂直叠加带来的物理效应。即使是在3nm的平面芯片中,要同时制造薄氧化层和厚氧化层也会更加困难,这将会影响到从电源到…“ 阅读更多

前方的钟峰可靠性挑战


使用类似乐高(lego)的硬IP组装芯片,在最初提出20多年后,终于开始扎根,有望更快地推向市场,获得可预测的结果和更高的产量。但随着这些芯片系统开始出现在关键任务和关键安全的应用中,确保可靠性被证明是非常困难的。…的主要推动力“ 阅读更多

中国加快先进芯片的开发


在与西方贸易关系持续紧张的情况下,中国正在加快推进国内半导体产业,希望能更加自给自足。这个国家在集成电路技术上仍然落后,离自力更生还很远,但它正在取得显著进步。直到最近,中国国内芯片制造商还停留在没有pres的成熟代工流程中。“ 阅读更多

在3nm处展开成本


半导体缩放模型不会加起来。虽然市场可能会巩固少数基本设计,但可能性是没有单一SoC将销售足够的音量以补偿设计,设备,面膜集的成本增加,并显着更大的测试和检查。事实上,即使用衍生屑的倒数,它也可能不足以提示EC ......“ 阅读更多

←更老的帖子