量子效应在7 / 5nm及以上

在未来的节点上有一些意想不到的行为。对他们来说什么并不总是清楚的。

人气

量子效应在最先进的节点上变得更加明显,导致电子设备和信号如何行为的异常且有时意外变化。

量子效应通常发生在窗帘后面,大多数芯片行业,烘焙到从铸造数据中开发的一套设计规则,大多数公司永远不会看到。这解释了为什么迄今为止刚刚被直接受到影响的原代和制造设备公司,并且他们一直在进行他们的流程和产品的调整,以考虑这些影响。但随着设计缩小到7 / 5nm,而且,量子效应被涌现为更广泛和更重要的问题,最终将影响每个节点的每个人都会影响每个人的问题。

“由于规模及其相关要求,一旦某些设备尺寸变得非常小,量子效应就会在设备中发生,”该公司技术解决方案和实现总监Anda Mocuta表示IMEC.。“例如,由于栅极介质缩放和器件内电场增加的结果,倒置层中的载流子不再位于二氧化硅-硅界面,而是在以下的某个地方,导致有效介质厚度增加。这种效应在CMOS技术中已经存在一段时间了,它是一种量子效应。展望未来,由于晶体管体尺寸的减少(这需要维持静电)和门长度的减少,预计会产生更多的量子效应。”

量子效应已被观察、研究和理论化多年,而且不仅仅是在半导体行业。例如,在阿尔法粒子衰变研究中,量子隧穿已经被记录了近一个世纪。但在芯片的世界里,这些量子效应表现为各种奇怪的行为,这些行为越来越成问题。

“量子效应一直在那里,”计算产品副总裁大卫炒面说Coventor,林研究公司。“在不了解周期性格子和量子效应的情况下,您无法真正解决晶体管方程。问题是它们影响您理解设备的物理和电气行为的能力的程度。If you go back 10 to 15 years, before we had high-k and metal gate, we had polysilicon depletion effects on one side of the gate, and a quantum confinement effect, where the carrier channel doesn’t sit at the interface of the transistor. It sits a little bit further away because of the density of stage function in the channel of the transistor. That little bit further away from the interface is a quantum effect, and at 130/90/65nm it became a measurable delta in the behavior of the inversion capacitance. We went off and studied, learned it, and built it into our predictive device models. Then we did things like high-k metal gate. Metal gate got rid of the poly depletion. We got better field coupling into the channels and started to do things in technology to reduce some of these quantum effects.”


图1:通过相关电容和驱动电流改善的聚耗尽来改善金属栅极改善。来源:英特尔/麻省理工学员

在7 / 5nm及以后,添加到与量子效应相关的列表中的全新担忧。

“你可以看到增加的线边缘粗糙度,可变性,打开的潜力,即将到来的地方,”Garubilfoundries,CTO说。“这意味着您必须优化地面规则以最大限度地利用EUV工具的吞吐量。”

记忆问题和方向
闪存是芯片制造商首次首次首先进行第一手体验量子效应的地方之一。从几年前开始,NAND MENTER Companies报道了在数据如何进入内存时看到意外的违规行为。

“这是闪存移动到垂直NAND的主要原因之一,”VLSI研究首席执行官G. Dan Hutcheson说。“问题是你不一定能得到你想要的东西。系统旨在在随机的世界中工作。但是当你进入量子世界时,应该工作的是什么。并且没有足够的电子来衡量出现问题。“

正在进行研究以通过薄材料通过电子通过电子隧穿。一种这样的方法是旋转格子,其可以定位或“含有”杂散电子。旋转传递扭矩(STT)MRAM使用电流而不是磁性改变电子的旋转。

“多年来,隧道的问题是,实施太慢而且难以实施,”哈木森说。“量子效果的另一个问题是你如何使材料一致,以便您没有这些问题。这是一些大型设备公司被重点放在的地方。“


图2:电子波函数图,显示隧穿厚和薄阻挡层。来源:纳米科学仪器

门隧道是引入高介电常栅极材料的关键原因。它们的物理厚度增加,用于所需的等效氧化物厚度减少了隧道。但在高级节点,这是不可能的,因为栅极氧化物与其余特征缩小。

观察量子效应
踩到量子物理学的世界,量子效应在很大程度上是电子的双重性质的函数,无论是颗粒和波浪。虽然物理学家HVAE几十年来,但它们远远超出了电气工程的范围。但是该领域开始在7 / 5nm及以后重叠。

“我们理解的一些方面,可以处理,例如阈值电压调整,以考虑VT班次,”IMEC的Mocuta表示。“大多数方面我们可以模拟和理解,我们可以设计旋钮以部分地缓解。某些方面的自然可能仍然是基本的。“

该列表由节点增长。“有散射效果,”科因特尔的炒。“卷反转有类似的东西。当我们开始谈论真正薄的FinFET器件或甚至纳米线时,而不是具有表面反转,突然突然耗尽。您将其打开,电线的中心将在边缘之前反转。这些都是非常有趣的效果,但它背后的理论仍然是一样的。我们了解它,我们研究它,将其建立到设备模型中。“

虽然量子物理学家可以称之为这个小学,但这些概念的实际应用可能是非常复杂的。

“如果你回顾文学,有人在某种方式,形状或形式上写着它,”炸了说。“这些效果中有很多预测性能力。当您需要构建某些型号时,量子效果成为关键,无论是结构,制作还是设备电气模型,都是它击中最困难的地方。这些设备非常小,我们正在以大量不同的方式停放它们的稳定突破。因此,效果是联系和具有挑战性的。随着每种技术的发展,第一个人开始在7nm工作之前需要数年时间,直到它进入大批量生产。在那些年的过程中,你正在遇到一些效果,你在询问,“这里发生了什么?”你开始挖掘,你意识到这是这种效果和这种效果。在那些年的过程中,你跑进了这些相互关联的事情,你没有想到的是或不知道他们会在那里,然后你把它拉开并解决它。“

这种影响并不总是明显的。例如,Imec的Mocuta指出,晶体管本体的缩放正逐渐成为维持静电控制的必要条件。量子效应表现为更薄的鳍片,这最终将迫使使用纳米线或纳米片的栅全能晶体管结构。

那个举动不远。三星铸造本周展开晶体管路线图,包括引入门 - 全面的FET使用Nanoshss从3nm开始。永国吉蒙,主要工程师三星代工,PDK的初始版本将于明年到达,大规模生产GaA FET,从2021年开始。预计这些筹码将提供大约20%的电力和性能提高,而且约为30%至40%以前技术代的功率和性能提高。

“在身体的非常小的尺寸下,半导体频带结构得到”量化“,所以例如,仅允许允许的载波的连续能谱,而是仅允许离散的能量水平。”Mocuta表示。

这种量子限制有几种可能的后果。他们之中:

•晶体管阈值电压变化。
•状态密度(DOS)的变化,或电流传导可用的载流子数。
•载体注入速度的变化。

通过工艺技术可以容易地校正晶体管阈值电压。但是,DOS和载体注射速度的变化导致器件的驱动电流变化,称Mocuta表示。而且,又可以影响使用这些晶体管建造的技术的性能。

“有时这些是有益的,而在其他时候他们不能通过这个过程很容易纠正,”她说。“如果晶体管主体尺寸处于或低于约7nm,则这些量子效应在硅中变得重要。”

由于栅极长度逐渐减少以适应缩放,后果在两个主要场所出现。一个是晶体管关闭状态,其中载体可以从源极漏极更容易地隧道。导致关闭电流和更高功耗的增加。这通常发生在10nm以下的栅极长度。第二个发生是当载流子变得越来越多的弹道时,该Mocuta表示,在20nm的栅极长度下发生。

“源极和漏极之间的散射中心很少(导致电流驱动和性能/速度改善),”她说。“下一个节点将进一步扩展到20nm以下7nm和栅极长度的翅片宽度,使量子限制和弹道传输更加明显。”

结论
到目前为止,究竟如何影响5nm以下的设计。明确的是,处理更多的效果,并且在整个供应链中需要更多的工程。

量子效应过去被认为是一种新颖的东西,而不是一套关键的设计标准。在未来,这种情况几乎肯定会改变。在7纳米以下,芯片制造将更深入地挖掘电子工程和量子物理的交叉领域。最大的问题是,这最终是否会导致能够利用这些影响的技术进步。例如,正在进行的研究是利用自由电子来改变半导体的带隙。这项研究仍处于早期阶段。

另一个可能的结果是,量子效应将成为新的、昂贵的麻烦,需要在更多的设计中加以管理。现在下结论还为时过早,到目前为止,还没有多少人在谈论它。

-Mark LaPedus对此报道有所贡献。

有关的故事
5nm设计进度
电力,性能和面积的改善要难以实现,但解决方案正在焦点。
3nm的大麻烦
开发复杂芯片的成本可能高达1.5亿美元,而功率/性能效益可能会降低。
超过3nm的晶体管选项
复杂而昂贵的技术一直计划到2030年,但目前还不清楚这个扩张路线图到底能走多远。



5点评论

MDF. 说:

您可以打赌1nm是晶体管当前经典模型内的极限。那么它将是时间为量子计算机出现的时间。

Sergejs. 说:

伙计们,而你继续缩小晶体管,时钟速度仍然可怕。也许是新颖设备的时候?有机晶体管?

安德烈 说:

超过10GHz我们进入射频频率,CPU引脚将开始谐振,通信变得不可能,因此无法在可预见的未来进行频率更新。

响应者10. 说:

10 GHz进入无线电频率。

一些人 说:

无线电频率,(无线电设备使用的频率)以千赫兹开始。

发表评论


(注意:此名称将公开显示)