中文 英语

制造位:7月13日

异构III-V包装;SiP财团;晶圆叠加。

受欢迎程度

异构III-V包装
在最近的2021年IEEE第71届电子元器件与技术会议(ECTC),一个小组提出了一篇论文,利用异质III-V器件的晶圆级扇出封装的发展。

本文讨论了两个用于基站射频收发器的III-V芯片的封装。III-V Lab、CEA-Leti、Thales和United Monolithic Semiconductors对这项工作做出了贡献。

扇出是一种将一个或多个芯片组装到一个高级包中的方法,使芯片具有更好的性能和更多的I/ o,用于计算、物联网、网络和智能手机等应用程序。在扇出的一个例子中,一个DRAM芯片堆叠在一个封装的逻辑芯片上。这反过来又使内存和处理功能更紧密地结合在一起,为系统提供更多的带宽。

扇出也可用于智能手机和基站等射频应用。CEA-Leti和其他公司找到了一种方法,利用扇出使基站的III-V设备成为可能。

在该技术中,第一个芯片由一个大功率放大器(HPA)和一个基于氮化镓(GaN)技术的开关组成。GaN器件利用了碳化硅(SiC)衬底,有时称为GaN-on-SiC。第二种是低噪声放大器(LNA)和基于砷化镓(GaAs)的驱动器。

这篇论文的第一作者、CEA-Leti公司的Arnaud Garnier说:“这两种芯片结合了每种衬底技术的最佳性能,即GaN的高射频和功率性能,以及GaAs的低噪声性能。”

Garnier表示:“该SiP采用扇出晶圆级封装(FOWLP),采用芯片优先的面朝下配置。“芯片之间的间距只有100μm。电布线通过再分配层(RDL)和PCB上倒装芯片的球来保证。散热必须与PCB相对管理,以避免过于复杂的PCB设计。通过使用cul -liner作为热扩散器直接接触HPA后部进行管理。”

这是通过使用激光烧蚀打开模塑化合物,然后在SiP背面镀铜来实现的。SiP的最终尺寸为4 × 4 × 0.35 mm。Garnier表示:“在类似sip的环境中,在30GHz、40GHz和60GHz分别测量了0.1 dB/mm、0.2 dB/mm和0.4 dB/mm的信号损耗。

SiP财团
A*STAR的微电子研究所(IME)宣布成立了一个新的System-in-Package (SiP)财团

该财团包括新加坡的IME、旭辉、GlobalFoundries、Qorvo和东丽。其目标是为5G应用开发先进的软件包。SiP将几个组件集成到一个包中,使其能够像电子系统或子系统那样工作。

如今,运营商正在部署频率低于6ghz的5G网络。一些运营商正在部署下一代5G网络,使用26GHz、28GHz和39GHz的毫米波频段。

业界正在为5G毫米波开发新的IC封装。这些封装将射频芯片和天线组合在同一单元中,称为封装天线(AiP)。这些新的集成天线方案背后的想法是使射频芯片更接近天线,以增强信号和最小化系统的损失。

还有其他挑战。a *STAR表示:“在5G应用中,多频带运行要求5G设备集成众多设备,如滤波器、低噪声放大器(LNAs)、射频开关等,以支持在一定频带范围内的移动通信和数据传输。”“3D集成是将多个设备/芯片集成到一个小尺寸元件包中的理想方式。”

IME正在与联盟成员合作,应用3D集成技术,将5G应用的射频前端模块小型化。

晶片叠加
在一个单独的发展,a *STAR的IME开发了一种新技术这将使下一代3d芯片成为可能。

这个想法是在晶圆片上处理芯片。然后,利用一种新的晶圆键合技术对晶圆进行堆叠和键合。最后,一个晶圆片上的晶片与另一个晶圆片上的晶片相连。

IME已经开发了多晶片融合键合工艺和一步通硅(TSV)工艺,可以堆叠多达四层晶片。这一过程可以潜在地降低50%的生产成本。

IME的晶片对晶片堆叠方法使用了一种叫做混合键合的技术。其他人也在研究这项技术。为此,使用晶圆键合器,晶圆使用细间距铜对铜互连。它是一个电介质与电介质之间的键,然后是金属与金属之间的连接。

A*STAR IME资深科学家和项目负责人Kawano Masaya表示:“3D集成、TSV工艺和多晶片融合键合技术的突破,将使设备制造商更好地集成高附加值的3D产品。”



留下一个回复


(注意:此名称将公开显示)