挑战为euv徘徊

表格的专家:将EUV投入生产的挑战,以及为什么未来DRAM将需要高级Litho。

人气

beplay体育下载链接半导体工程坐落下来讨论光刻和光掩模与布莱恩卡斯沃思,技术卫生主任以及光伦基技术人员的杰出成员;HJL光刻校长Harry Levinson;Noriaki Nakayamada,Nuflare的高级技术专家;和Aki Fujimura,首席执行官D2S.。以下是对话的摘录。要查看其中一个讨论之一,点击这里。

SE:在高级节点,芯片制造商一段时间使用传统的193nm光学光刻扫描仪在设备上绘制了具有多种图案化技术的设备上的功能。然后,从7nm开始,芯片制造商迁移到极端紫外线(EUV)光刻,以在芯片中进行最困难的特征。使用13.5nm波长,EUV扫描仪模式特性降至13nm。那么为什么我们需要EUV?

莱文顿:原则上你可以用光学光刻做事。但是,如果您只计算尝试执行的屏蔽步骤的数量,例如,铸造5nm节点,它是超过100个屏蔽步骤。这在很多原因都是不可行的。只考虑开发周期时间。即使对于7nm节点,我们也可以通过使用EUV光刻与光学光刻和多个图案相比,通过使用EUV光刻来刮起一整个月的学习循环。这只是循环时间。然后,因为我们有更少的掩蔽步骤,我们有更好的收益率。这就是为什么人们要去euv。我已经听过英特尔的演讲,他们希望它试图做五个掩蔽步骤,以创建一个金属层和193nm光刻和多个图案的东西。可以办到。 It’s just very time consuming, very painful and very expensive. At some point, EUV lithography makes a lot of sense.

SE:将EUV投入生产,对右边是一项挑战吗?

莱文顿:随着每一种新技术,总有新的学习周期和改进。EUV光刻以比我们允许的较低的成熟水平进入制造业,但这正是正确的事情。增加学习周期和加速技术成熟的好方法只是让它进入制造业并提出所有问题。然后你让人们紧迫地解决它们。它现在在一个非常好的地方。

富士瓜:虽然很多已经进展使EUV能够用于生产,但仍有很多仍有待完成的。并且发生了很多事情。虽然今天使用EUV的焦点,但在今天的限制是可以接受的,但充分实现了EUV所有承诺需要更多的进展。机会的示例包括具有成本效益的无缺陷掩模坯料,即使对于高NA EUV,光化或电子束多光束掩模检查以及OPC(光学接近校正)和ILT(逆光刻技术)也是如此EUV,包括曲线辅助功能。

SE:最初,EUV被插入生产以进行高级逻辑。现在,EUV正在进入DRAM生产。这里有什么问题吗?

富士瓜:我认为DRAM有三种方式不同。一个模式是常规的。二,一个设计有极高的晶片晶片。值得花时间在制作更好的面具上,因为甚至薄片产量的少量改善会产生显着差异。三,在DRAM和Flash的这一事件中,设计中的冗余允许制造中的缺陷。DRAM也是一个价格竞争力的市场。并非所有DRAM制造商都在前沿。但是追求领先优势的DRAM制造商可能需要最终进入EUV。

SE:今天的传统光学掩模包括玻璃基板上的铬的不透明层。EUV面具是不同的。第一步是制造EUV基板或掩模坯料,其由基板顶部的40至50个交替层组成,导致厚度为250nm至350nm的多层堆叠。在堆叠上,存在基于钌的覆盖层,其次是基于钽的吸收器。这里有一些问题吗?


图1:EUV面罩的横截面。在EUV中,光以6°的角度击中掩模。资料来源:Luong,V.,Philipsen,V.,Hendrickx,E.,Opsomer,K。,被拘留者,C.,Laubis,C.,Scholze,F.,Heyns,M.,Ni-Al合金作为替代EUV面罩吸收器,“appl。SCI。(8),521(2018)。(IMEC,Ku Leuven,Ghent University,PTB)

莱文顿:EUV面具空白将成为相当一段时间的开发的一部分。仍然没有足够的产量,具有极低缺陷的掩模坯料。引入了EUV光刻,用于接触层和通过层。它相当有弹性,在掩模空白上具有一些残留的缺陷。现在我们正试图塑造金属层。这是一个不同的故事。您需要显着更少的缺陷。因此,试图使euv面具空白的供应商将继续想要获得屈服。在最近的Spie Photomask活动中,我们听到了掩码空白主题上的几篇论文。我们开发了高k吸收器和衰减相移吸收器。 These address very serious problems. And ASML is talking about the idea of a ruthenium/silicon multi-layer EUV mask. That’s something that GlobalFoundries patented a few years back, which can help with these mask 3D effects. So there are two issues here, yield and mask 3D effects. They’re both serious, and they’re going to be with us for a long time.

kasprowicz.:在目前的格式中,我们正在寻找基于Tantalum的吸收器。当然,它正在工作和生产。我确定产量仍然得到改善,因此需求可能超过供应。这仍然不清楚。但至少通过当前节点,这将是EUV生产中的节目的过程。这是当您开始迁移超出原果是调用5nm节点的时候。他们将开始进行额外的缩小,其中3D掩模效果将在误差因素中取得更多优势。因此,当高k和PSM(相移掩模)元素等内容时,将开始发挥EUV掩模吸收器。多层堆栈可能不会改变现有的0.33 NA EUV工具。这更像是一个高恩欧盟的问题。 So you can improve the multi-layer performance and continue to mitigate the defects. On the absorber, though, it’s a continuous development issue. Nobody has pinpointed exactly what those materials will be for the absorber. There’s a lot of ideas. And then, the question is how long will it take them to vet those out and get them in the marketplace. The bigger question is, how many absorber versions are we going to have? Are we going to have one, two, or six? It’s kind of like what we ended up having at ArF (argon fluoride laser or 193nm lithography). Everybody had a different blank for a different layer, it seemed. In EUV, that’s likely untenable just because of the material costs, as well as all the development that’s required to meet the timing.

SE:3D掩模效果是什么?这里有什么顾虑?

莱文顿:理想情况下,一个面具只是由一个明亮的区域和一个黑暗的区域组成,它们之间存在非常尖锐的边界。在EUV掩模的情况下,您的明亮区域是反射器,理想情况下是薄层。问题的真相是,反射有效平面是表面以下40或50纳米。因此,您可以从与吸收器相互作用的多层的反射具有这些复杂的相互作用。因为吸收剂不高度吸收,因此进一步复杂化问题。这可以表现为若干问题。如果您有偶极照明,由于掩模3D效果,来自右偶极子的图像在物理上位于晶片上的不同位置,而不是来自左偶极的图像。所以你把两者放在一起,现在你有一个模糊的形象。它正在击败EUV的全部点,在那里你想要良好的分辨率。并且存在许多掩模3D效果的其他表现形式。 As far back as 2001, there is a paper from Intel showing that the plane of best focus was a function of pitch, and the range was something like 40 or 50 nanometers, which is a huge percentage of the depth of focus budget. So it’s a very complex problem. A lot of smart people are working on it. Even then, the progress is slow.

SE:在过程流程中,掩模空白供应商使掩模坯料。然后,空白被运送到制作掩模的光掩模供应商。为了在传统光学基光掩模上进行图案,掩模制造商使用基于可变形状光束(VSB)技术的单光束电子束工具。但是,对于EUV面具,该行业已开发出多梁面膜作家。为什么我们需要为EUV面具提供多梁面罩作家?

Nakayamada.:我们在玻璃基板上使用电子束在打印图像中。电子束以各种尺寸的矩形或三角形成形。这就是它被称为变形光束或VSB的原因。只要存在成熟节点,VSB掩码作家就不会消失。但现在,在3nm节点和超越,VSB正在迅速递减。在EUV掩模上,有更多的功能而不是光学掩模,因为EUV可以打印更多的微小功能。打印此类微小和密集功能的VSB射击总数总计最多可达6个TERA,4通过写作。因此,打印单个EUV掩模的写入时间变得不变。然而,多光束掩模写入器通常具有约10nm至20nm的262,000个小光束。即使我们选择一个较小的10nm光束并从4到16增加通过4到16以获得更好的放置精度,也必须总共打印8个Gigapixels,而6 Tera为VSB相比。 The advantage of multi-beam in both write time and placement accuracy is very obvious. Once again, the purpose is write times. If we write EUV masks using a VSB writer, the write time is two to three days maximum. But if you use multi-beam, the write time is flat. It’s 12 hours or 13 hours. That’s the fundamental difference.

富士瓜:一般来说,有两个原因。复杂的面罩,如曲线形状,使VSB机器可以处理它们非常困难。对于多光束掩模作家,它无论是曲线还是不如何。鉴于您需要的特定分辨率,无论形状的复杂性如何,它需要相同的时间来编写掩码。另一个原因是需要更准确的抗蚀剂,特别是对于EUV,也需要为高级节点进行193i掩模。更准确的抗蚀剂较慢,这意味着它需要更多的能量来暴露它们。为了使这种面罩足够快,需要在较短的时间段内应用高能量,这可能导致热问题。多束掩模具有更少的热问题,因为任何给定曝光的能量比在更大的区域上比VSB更大,并且由于热能分布甚至随时间跨越掩模版。

SE:EUV面膜检查也是至关重要的。在EUV掩模过程中,缺陷或粒子可以在掩模版上裁剪。如果找不到并去除缺陷,则缺陷图像可以在晶片上打印,从而冲击芯片产量或引起故障。为了找到缺陷,该行业一直在使用光学检测系统检查EUV面具。现在,基于光化的检查工具在这里。这里有一些问题吗?(光化检测使用与EUV相同的13.5nm波长以找到缺陷。)

kasprowicz.:一般有几件事驾驶基于光化的检查。其中一个是相位缺陷。如何制造euv空白或面具,并有一些不信任缺陷?ARF(193nm)检查工具能够通过7nm节点常规捕获大部分缺陷的模式缺陷。他们可能在这里和那里错过了一些微妙的东西,但它们随着时间的推移而得到改善。然后Lasertec的Abi工具出来了,这是一个EUV掩码空白的光化检测工具。满足一些或大部分图案掩模阶段缺陷的需求。所以现在你希望有一个干净的EUV掩码空白,满足该要求。然后,在下一个要求中,人们认为它们绝对需要薄膜。正如我们在过去12到18个月的过程中学到的那样,它都是产品依赖的。 If you have a large single die, two die in a full mask field, then absolutely you’re going to employ a pellicle. You’re going to need that because you’re going to have a high risk of failure. It’s not only one part of the die, but the entire die could just fail and you get zero yield. When you’re running multi die per reticle, such as memory, ASICs, and other devices, you can get away with that and still manage to have good wafer yields. So that was the big driver at the onset. We needed to have through-pellicle inspection and that drove actinic-based pattern inspection, at least in the mask manufacturing facilities. Then you fast forward and all of a sudden that mask is now in the wafer fab. You still have the same problem. The large die providers still want to have actinic pattern inspection with through-pellicle. After they clean the mask, they want to come back and make sure they didn’t ruin a geometry somewhere, or that a particle didn’t get on the mask before they got the pellicle on. So they need that confidence. The lifetime of the mask is also a concern. How many cleans will the mask see, and what kind of erosion in the ruthenium capping layer before you start exposing the multi-layer? So you’re effectively changing your mirror, and you’re damaging your transmission or even damaging your absorber. You can mitigate the problem a few ways. By using a pellicle, it is assumed that fewer cleans will be required during the lifetime of the mask, and perhaps dedicating the mask to a specific tool while you run that product, similar to the way a memory fab might run.

富士瓜:晶片Fab中的掩模需求是关键。在掩模已经生产并给予晶圆厂后,他们需要确保它仍然很好。如果有没有薄膜的EUV面罩,这尤其重要。在最近的EBEAM倡议调查中,灯具共同表示,将部署光化和多光束电子束检查。

SE:薄膜也很重要。薄膜是位于掩模上的薄膜,防止颗粒或灰尘降落在掩模上。我们需要euv的泡片吗?

莱文顿:它真的与你想要做的事情有关。现在,我们主要是联系和通过euv的层。所以它对空白缺陷不太敏感。它对附加粒子敏感。当你去金属层时变化。然后,您是否有冗余或制作逻辑零件的记忆制作者。它还取决于您是否在曝光场中有12个芯片而不是1.所以它取决于您的业务案例。ASML有几年的论文返回了这个话题。他们看着不同的用例。用薄皮制作,你失去了传输,从而吞吐量。 And you have to balance that against your fear of getting a particle on the mask. If you didn’t have any transmission loss, I don’t think anybody would hesitate to use pellicles. They just simplify things.

相关案例

EUV在3nm及以下的未来不确定

成熟节点的掩模/光刻问题



2评论

杰拉扎 说:

三星和台积电都优化了他们的Fab,而不是使用薄片。产品组合肯定会发生变化,但它们不太可能是t
强大的采用供应链弄清楚挑战。同样重要的是要知道三星的关键人物认为先进的医疗,他们只会将EUV的使用寿命延长5%至7%。

9091930 说:

EUV还会导致在环形场上印刷直线的困难:https://patents.google.com/patent/us9091930b2/cn.

发表评论


(注意:此名称将被公开显示)